推荐星级：
- 1
- 2
- 3
- 4
- 5
ASIC设计-FPGA原型验证
资料介绍
ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元（Standard Cell），设计时可以从标准逻辑单元库中选择SSI、MSI、数据通路、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。现代ASIC常包含处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其他模块.这样的ASIC常被称为SoC（片上系统）。
由于SoC设计复杂度不断增加，使得缩短面市时间的压力越来越重。虽然充分利用IP核大大减少了SoC的设计时间，但SoC验证仍然非常复杂耗时。SoC和ASIC的最大不同之处在于它的系统特性，除了大量硬件模块之外，SoC还需要大量的固件和软件，如操作系统、驱动程序、通讯协议以及应用程序等。这使得传统的软件仿真工具已经无法完全解决验证的问题。而且随着越来越多的需要处理大量实时数据的应用（如视频）出现，验证技术就要求能够在接近实时频率的条件下进行验证。现在越来越多的ASIC设计者自己设计FPGA验证板来进行ASIC设计验证。用FPGA验证ASIC的好处是可以使软件的开发调试和ASIC的开发调试并行的进行。
部分文件列表
| 文件名 | 大小 |
| ASIC设计-FPGA原型验证.pdf | 15M |
部分页面预览
（完整内容请下载后查看）Goke Microelectronics
ASIC 设计-FPGA 原型验证
版本
1.0
修改内容
修改人
时间
2014.07
2014.09
1.1
ASIC Design Team
I
全部评论(0)