应用于ADC测量的一种宽调谐差分型电荷泵锁相环的设计

更新时间：2019-10-11 23:21:11 大小：10M 上传用户：sun2152 查看TA发布的资源 标签：adc 下载积分：1分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

锁相环（Phase locked loop，以下简称PLL）是一种基于锁相技术的负反馈环路，其基本原理是通过负反馈控制原理，使输出信号对输入信号进行相位跟踪和捕获，从而在输入和输出信号之间保持一个恒定的相位差，即实现了相位锁定。

早期被称为锁相环的电路由法国工程师H.de Bellescize于1932年提出。这是一个音频信号的接收机，使用了零中频的解调方法，因此需要本地振荡信号和载波信号完全同频同相，以达到最大增益。为了实现这个要求，de Bellescize提出了一种与载波信号相位锁定的本地振荡器，其原理就是我们今天所说的锁相环。

在集成电路技术尚未出现时，锁相环的一个主要应用是在电视中进行扫描周期控制和彩色信号的调制与解调。此外，在无线通信中，由于信号强度不高，常规的信号监测和接收方法已不适用，需要使用相干接收才能提取需要的信号，在这种情况下，锁相环成为无线接收机中一个重要的组成部分。

在现代通信系统和各种数字芯片中，锁相环由于其通用性而无所不在。例如，锁相环可以接受一定频率的输入信号，提供输出信号，使得输出信号的频率是输入信号频率的一个固定倍数，这个倍数是可编程控制的，甚至可以是分数，这就使得锁相环成为多时钟电路中频率综合器的一个必须选择。另外，由于锁相环能够提供具有稳定相位差的信号，它也经常被用在通信电路的调制和解调模块中，来提供频率相同、相位差恒定的信号。此外，用于从载频已被调制的信号中提取时钟信号，即时钟恢复电路，也是锁相环的一个主要应用。