推荐星级：
- 1
- 2
- 3
- 4
- 5
ADC设计AD9203电路设计及差分运放
资料介绍
ADC选用型号 AD9203
设计图纸如下:
1. 设计采用3.3V供电，供电通过LDO电源芯片，以减小纹波。DRVDD和AVDD退耦采用10uf和100nf。
2. 设计把REFSENSE接地，则ADC的VREF参考电压为1V，则ADC的Vcore电压范围为（-1V<Vcore<1V）,即为（-1V<AINP-AINN<1V）
3. CLK时钟外接，推荐频率40M，J1可为SMA接口，线缆采用50ohm特性阻抗屏蔽线缆以使得时钟信号无损传输。
4. PWRCON通过500k电阻到地，采样频率大于20M，因输入信号为1M，20倍数的采样频率可使得1M信号无损还原。
5. 设计DFS接地，选择标准的输出二进制
6. 设计3-STATE接地，使能ADC输出
7. 设计STBY接地，使能ADC正常运行
8. 设计CLAMP接地，不使用输入信号钳位功能
9. D0-D9 10位数字输出可接单片机或者逻辑分析仪分析信号
部分文件列表
| 文件名 | 大小 |
| ADC/ | |
| ADC/AD8132_F.json | 1KB |
| ADC/AD8132_FF.json | 1KB |
| ADC/AD8132_FFF.json | 1KB |
| ADC/AD8132_FFFF.json | 1KB |
| ADC/AD8132_T.json | 1KB |
| ADC/AD8132_cn.pdf | |
| ADC/AD9203.pdf | 1074KB |
| ADC/ADC.pdf | |
| ADC/ADC.sch | |
| ADC/修改需求.txt | |
| ... | |
全部评论(0)