推荐星级:
- 1
- 2
- 3
- 4
- 5
Verilog-HDL高级编程技术课件
资料介绍
加法、乘法作为基本的运算,大量应用在数字信号处理和数字通信的各种算法中。由于加法器、乘法器使用频繁,所以其速度往往影响着整个系统的运行速度。如果可实现快速加法器和快速乘法器的设计,则可以提高整个系统的速度。
加法运算是最基本的运算,在多少情况下,无论是乘法、除法、加法还是FFT等运算,最终都可以分解为加法运算来实现。
加法运算有:级连加法器、并行加法器、超前进位加法器、流水线加法器等
级连加法器是由1位全加器级连构成的,本级的进位输出作为下一级的进位输入。
级连加法器结构简单,但N位级连加法运算的延时是1位全加器的N倍,延时主要是进位信号级连造成的。在需要高性能的设计中,这种加法结构不宜采用。
部分文件列表
文件名 | 大小 |
第4讲-Verilog-HDL高级编程技术.ppt | 1M |
全部评论(0)