推荐星级：
- 1
- 2
- 3
- 4
- 5
基于0.18μm CMOS工艺的6位高速DAC研究与设计
资料介绍
本文采用0.18um CMOS工艺，重点对高速DAC系统架构、系统指标、高精度带隙基准电路、版图设计方法以及DAC整体系统仿真与调试等几个部分进行了深入的研究。
在DAC结构设计中，采用了一种新型的伪温度计译码方式的电流舵型结构，较好兼顾了系统速率和复杂度的关系；数字电路部分设计中，重点研究了包括时钟链路、输入寄存器、译码逻辑单元、锁存器和开关等电路模块；在模拟部分电路设计中，主要研究了电流源阵列和基于一阶温度补偿的带隙基准电源电路，完成了开关电流源模块以及带隙核心基准电压电路、电压转电流电路和共源共栅电流镜偏置模块等的设计。
在DAC版图设计中，采用了对称精简的布局方案，并运用了时钟树走线，四方交叉和中心对称等版图技术，保证了芯片从直流到4GS/s速率下，在近奈奎斯特采样输出的频域范围内，均能正常工作。
后仿真结果表明：所设计的6位高速DAC系统具有很好的静态和动态特性。DNL和NL可分别被控制在士0.28LSB和土0.26LSB以内；在4GHz时钟采样频率，1.9GHz输出信号频率下，SFDR为40.83dB，功耗小于37mW。
设计的6位DAC系统最高可在5GS/s采样率下正常工作，验证了设计的可行性和优越性。
带隙基准电路温度在-40℃-125C范围变化时，带隙基准电压的温漂系数约为3ppm/C，带隙基准电流的温漂系数为23ppm/C，低频时，PSRR为74.83dB，满足6位DAC系统的精度要求。
关键词：高速数模转换器，CMOS，电流舵，伪温度计译码，近奈奎斯特采样
部分文件列表
| 文件名 | 大小 |
| 基于0.18μmCMOS工艺的6位高速DAC研究与设计.pdf | 23M |
全部评论(0)