推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

使用verilog语言实现FPGA下的SPI的主机模式,波特率为晶振时钟的五分之一,发送稳定

更新时间:2017-03-29 21:48:48 大小:109K 上传用户:wu05023查看TA发布的资源 标签:verilog语言fpgaspi主机模式 下载积分:0分 评价赚积分 (如何评价?) 收藏 评论(2) 举报

资料介绍

使用verilog语言实现FPGA下的SPI的主机模式,波特率为晶振时钟的五分之一,发送稳定

部分文件列表

文件名文件大小修改时间
spi_master/db/logic_util_heursitic.dat1KB2017-03-16 17:37:12
spi_master/db/prev_cmp_spi_master.qmsg7KB2017-03-16 17:38:16
spi_master/db/spi_master.(0).cnf.cdb2KB2017-03-16 17:37:12
spi_master/db/spi_master.(0).cnf.hdb1KB2017-03-16 17:37:12
spi_master/db/spi_master.cbx.xml1KB2017-03-16 17:37:14
spi_master/db/spi_master.cmp.rdb6KB2017-03-16 17:37:14
spi_master/db/spi_master.cmp_merge.kpt1KB2017-03-16 17:37:14
spi_master/db/spi_master.db_info1KB2017-03-16 19:52:40
spi_master/db/spi_master.hier_info1KB2017-03-16 17:37:12
spi_master/db/spi_master.hif1KB2017-03-16 17:37:14
spi_master/db/spi_master.ipinfo1KB2017-03-16 20:11:42
...

全部评论(2)

  • 2018-07-06 16:05:10张春雨

    有一定的参考意义

  • 2017-04-26 10:02:06xdlg008

    非常感谢!