- 1
- 2
- 3
- 4
- 5
12位高速DAC关键电路的研究与设计
资料介绍
数模转换器（Digital-to-Analog Converter，DAC）作为现代无线通信系统通道上的关键器件之一，其性能对系统的整体性能有着重要影响。近年来，无线通信技术的迅猛发展对DAC的性能要求也越来越高，尤其体现在宽带、高速等方面。本文针对这一需求基于SMIC0.13um3.3VCMOS工艺设计了一款高速、高精度DAC，具有理论和现实意义。
本文DAC采用当前主流的分段式电流舵结构。在详细分析了分段点对DAC面积、性能等方面的影响后，最终采用5+4+3分段式架构，高9位为5+4分段的单位电流源结构，低3位为二进制加权电流源结构，从而在性能和面积之间取得较好平衡。基于SMIC0.13um3.3VCMOS工艺对DAC的关键电路，包括电流源阵列及其偏置电路、温度计译码电路、电流源开关驱动电路以及带隙基准电路等进行设计与仿真。采用PMOS共源共栅结构电流源获得高频时的高输出阻抗以达到DAC良好动态性能。另外，在设计中引入同步锁存器、降低开关管控制信号的电压幅度和交叉点来抑制开关控制信号不同步、时钟馈通和开关管同时关闭等非理想因素的影响。此外，本文还对低压电流舵DAC设计进行了一些探讨，得出低压设计的难点主要来源于电流源阵列的实现，其输出阻抗的降低会对SFDR性能造成较大影响的结论。
本文采用Cadence spectre软件对设计的电路进行仿真，仿真结果表明：静态性能方面，DAC输出电压曲线平滑，毛刺较小，DNL=±0.7LSB，INL=±l.7LSB：动态性能方面，在最高采样频率f.omple=400MHz下，输入信号频率f，im=41.796875MHz时，SFDR达到86.1dB，ENOB为11.93bit，输入信号频率fin=159.765625MHz时，SFDR依然有72.5dB，ENOB为11.32bit。DAC的性能指标达到了设计要求。
部分文件列表
| 文件名 | 大小 |
| 12位高速DAC关键电路的研究与设计.pdf | 5M |
全部评论(0)