推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于Verilog HDL的I2C总线分析器

更新时间:2010-12-14 15:30:02 大小:171K 上传用户:jasonyan查看TA发布的资源 标签:Verilog 下载积分:1分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

提出了采用Verilog HDL 设计I2C 总线分析器的方法,该I2C 总线分析器支持三种不同的
工作模式:被动、主机和从机模式,并提供了嵌入式系统设计接口。通过硬件总体框架分析,分模块输入,

部分文件列表

文件名 大小
基于Verilog HDL的I2C总线分析器 171K

全部评论(0)

暂无评论