积分商城

最新搜索： 交流充电桩 allegro BOOK i TI DMC SJA1000 C30 3.31 ESP8266
您现在的位置是：首页 > 教程 > 分频器设计——50MHZ(含verilog程序)
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

分频器设计——50MHZ(含verilog程序)

更新时间：2017-03-24 16:35:55 大小：69K 上传用户：z00查看TA发布的资源 标签：设计verilog程序 下载积分：2分 评价赚积分 （如何评价?） 收藏 评论(0) 举报

资料介绍

分频器设计——50MHZ(含verilog程序) 、实验目的 1、熟悉分频器的原理； 2、掌握采用Verilog HDL语言设计分频器的方法； 3、进一步学习利用VerilogHDL语言进行层次设计的方法。

部分文件列表

文件名 大小
分频器设计——50MHZ(含verilog程序).doc 69K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源

热门标签

更多>>

最新上传

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号